- 시스템반도체공학과 박관서 교수 연구실 소속
- HBM용 초소형·초저전력 고속 데이터 수신기 칩 개발
연세대학교(총장 윤동섭)는 시스템반도체공학과 박관서 교수 연구팀의 이정현 석사과정생이 10월 15일(목) 서울 코엑스에서 열린 ‘제27회 대한민국 반도체 설계대전’ 시상식에서 최고상인 대통령상을 수상했다고 밝혔다.
대한민국 반도체 설계대전은 2000년 첫 대회 이래 매년 열리는 국내 최대 규모의 대학(원)생 반도체 설계 공모전으로, 차세대 반도체 설계 인재를 발굴하고 창의적인 설계 아이디어를 산업계와 연결하는 역할을 해 왔다.
올해 대회에는 전국 대학에서 총 73개 작품이 출품됐으며, 예선과 본선 심사를 거쳐 21개 작품이 최종 수상작으로 선정됐다. 대통령상은 이 가운데 단 한 작품에만 수여되는 대회 최고상이다.
수상 연구는 인공지능(AI) 반도체에 사용되는 고대역폭메모리(HBM)의 데이터 처리 속도를 높이고 전력 소모를 줄이는 수신 회로 설계 기술이다. HBM은 AI 반도체가 대량의 데이터를 빠르게 처리할 수 있도록 돕는 핵심 메모리다. 최근 AI 반도체의 성능이 높아지면서 처리해야 할 데이터양도 늘어나고 있어, 데이터를 빠르게 주고받으면서도 전력 소모를 줄이는 기술의 중요성이 커지고 있다.
데이터를 빠르고 정확하게 수신하려면 데이터가 들어오는 시점에 맞춰 클럭의 위상을 정밀하게 맞추고, 회로 내부 소자 간 미세한 편차로 발생하는 오프셋 오차를 함께 보상해야 한다. 기존 기술은 이러한 오차를 보정하기 위해 데이터 전송을 일시적으로 중단하고 별도의 조정 과정을 거치거나 추가 회로를 사용해야 했다. 이 때문에 전력 소모가 늘어나고 회로가 차지하는 공간도 커지는 한계가 있었다.
연구팀은 데이터가 들어오는 시점의 오차와 회로 내부에서 발생하는 오프셋 오차를 구분하고, 데이터 전송을 멈추지 않고도 두 오차를 자동으로 보정하는 기술을 개발했다. 특히 간단한 신호 정보만으로 오차를 파악하고 보정할 수 있도록 설계해 추가적인 조정 과정 없이도 안정적으로 데이터를 수신할 수 있게 했다. 그 결과 데이터 전송 통로인 핀 하나당 초당 140억 비트(14Gb/s)의 데이터를 처리하면서도, 데이터 1비트당 에너지 소모를 0.163pJ 수준으로 낮추는 데 성공했다.
이번 작품은 박관서 교수의 지도 아래 이정현 학생이 설계를 주도했다. 박관서 교수가 이끄는 연세대 차세대 집적회로 및 시스템 연구실(AICS, Advanced Integrated Circuits and Systems Group)은 데이터 통신과 연산을 위한 혼성신호 집적회로와 고속 링크 회로 기술을 연구하고 있다.
박관서 교수팀은 지난해 제26회 대회에서 국무총리상을 수상한 데 이어 올해 최고상인 대통령상을 받으며 반도체 설계 분야의 교육·연구 역량을 다시 한번 입증했다.